|
隨著對信息流量需求的不斷增長，傳統并行接口技術成為進一步提高數據傳輸速率的瓶頸。過去主要用于光纖通信的串行通信技術——SERDES正在取代傳統并行總線而成為高速接口技術的主流。本文闡述了介紹SERDES收發機的組成和設計，并展望了這種高速串行通信技術的廣闊應用前景。
SERDES是英文SERializer(串行器)/DESerializer(解串器)的簡稱。它是一種時分多路復用(TDM)、點對點的通信技術，即在發送端多路低速并行信號被轉換成高速串行信號，經過傳輸媒體(光纜或銅線)，最后在接收端高速串行信號重新轉換成低速并行信號。這種點對點的串行通信技術充分利用傳輸媒體的信道容量，減少所需的傳輸信道和器件引腳數目，從而大大降低通信成本。
SERDES技術最早應用于廣域網(WAN)通信。國際上存在兩種廣域網標準：一種是SONET，主要通行于北美；另一種是SDH，主要通行于歐洲。這兩種廣域網標準制訂了不同層次的傳輸速率。目前萬兆(OC-192)廣域網已在歐美開始實行，中國大陸已升級到2.5千兆(OC-48)水平。SERDES技術支持的廣域網構成了國際互聯網絡的骨干網。
SERDES技術同樣應用于局域網(LAN)通信。因為SERDES技術主要用來實現ISO模型的物理層，SERDES通常被稱之為物理層(PHY)器件。以太網是世界上最流行的局域網，其數據傳輸速率不斷演變。IEEE在2002年通過的萬兆以太網標準，把局域網傳輸速率提高到了廣域網的水平，并特意制訂了提供局域網和廣域網無縫聯接的串行WAN PHY。與此同時，SERDES技術也廣泛應用于不斷升級的存儲區域網(SAN)，例如光纖信道。
隨著半導體技術的迅速發展，計算機的性能和應用取得了長足進步。可是，傳統并行總線技術——PCI卻跟不上處理器和存儲器的進步而成為提高數據傳輸速率的瓶頸。新一代PCI標準PCI Express正是為解決計算機IO瓶頸而提出的(見表1)。PCI Express是一種基于SERDES的串行雙向通信技術，數據傳輸速率為2.5G/通道，可多達32通道，支持芯片與芯片和背板與背板之間的通信。國際互聯網絡和信息技術的興起促成了計算機和通信技術的交匯，而SERDES串行通信技術逐步取代傳統并行總線正是這一交匯的具體體現。
SERDES系統的組成和設計
基于SERDES的高速串行接口采用以下措施突破了傳統并行I/O接口的數據傳輸瓶頸：一是采用差分信號傳輸代替單端信號傳輸，從而增強了抗噪聲、抗干擾能力；二是采用時鐘和數據恢復技術代替同時傳輸數據和時鐘，從而解決了限制數據傳輸速率的信號時鐘偏移問題。
一個典型SERDES收發機由發送通道和接收通道組成(見圖1)：編碼器、串行器、發送器以及時鐘產生電路組成發送通道；解碼器、解串器、接收器以及時鐘恢復電路組成接收通道。顧名思義，編碼器和解碼器完成編碼和解碼功能，其中8B/10B、64B/66B和不規則編碼(scrambling)是最常用的編碼方案。串行器和解串器負責從并行到串行和從串行到并行的轉換。串行器需要時鐘產生電路，時鐘發生電路通常由鎖相環(PLL)來實現。解串器需要時鐘和數據恢復電路(CDR)，時鐘恢復電路通常也由鎖相環來實現，但有多種實現形式如相位插植、過剩抽樣等。發送器和接收器完成差分信號的發送和接收，其中LVDS和CML是最常用的兩種差分信號標準。另外還有一些輔助電路也是必不可少的，例如環路(loopback)測試、內置誤碼率測試等等。
通信標準制訂了嚴格的性能指標以確保系統的可靠性和互用性。SERDES芯片的主要性能指標包括抖動產生、抖動容忍、抖動轉移以及系統誤碼率(BER)等。抖動產生取決于時鐘發生電路特別是壓控振蕩器(VCO)的相位噪聲；抖動容忍取決于時鐘恢復電路容忍抖動的能力，而抖動轉移是在用作中繼器時必須滿足的指標，同時取決于時鐘發生和時鐘恢復電路的性能。系統誤碼率(通常要求低于10-12)由時鐘抖動性能、發送器信號幅度、接收器靈敏度以及鏈路信道特性共同決定。對于普通FR4印刷電路板而言，趨膚效應和介質損耗導致的碼間(intersymbol)干擾是限制背板傳輸速率和距離的最主要因素。因此，信號均衡甚至自適應均衡技術正在成為SERDES芯片的核心技術。信號均衡技術可以在發送端實現，稱之為預加重(pre-emphasis)，也可以在接收端實現，例如判決反饋均衡。目前采用先進的均衡技術可以實現40英寸(1米)距離的10G背板傳輸。
SERDES芯片的設計需要模擬和數字兩方面即混合信號的設計經驗。例如鎖相環的設計，其中壓控振蕩器屬于模擬電路，而檢相器和分頻器屬于數字電路。SERDES芯片普遍采用低成本、低功耗的CMOS工藝，但CMOS工藝往往達不到高速混合信號的速度要求。因此設計人員必須采用特殊的高頻寬帶電路設計技術，例如螺旋電感可以用來提高電路速度和帶寬。另外，模擬和數字電路共存于同一硅片上，容易產生電源同步噪聲(SSN)和地反彈以及信號串擾。因此保持信號的完整性是混合信號設計人員面臨的一項挑戰。與此同時，芯片封裝和印刷電路板的設計與仿真也是SERDES設計不可或缺的一環。當前SERDES設計逐漸IP(知識產權)化，即SERDES收發器作為商業化IP模塊而嵌入到需要高速I/O接口的大規模集成電路中。
SERDES技術的應用
最早用于光纖通信的SERDES技術會繼續在信息高速公路的建設中發揮主導作用。而計算機和通信的融合為SERDES技術開辟了更為廣闊的應用前景。基于SERDES技術的高速串行接口正在成為一種通用的IO接口標準。近年來世界上有多個標準組織已經或正在制訂從1G到10G的高速串行接口標準(見表2)。1~6G+SERDES產品為當前高速串行接口標準的主流，其中2.5G/3.125G為第一代產品，5G/6.25G為第二代產品。這些芯片采用0.18微米的CMOS工藝就可以實現。
信息高速公路主要由以光纖作為傳輸媒體的廣域網(SONET)和局域網(以太網)組成。廣域網和局域網分別向近距離和遠距離滲透，在城域網(MAN)交匯。而且，在廣域網上傳輸以太網數據包的協議(Ethernet over SONET)使得廣域網和局域網的界限更為模糊。隨著互聯網絡信息流量的增長，對信息存儲容量的需求也大大增長。目前有三種常用的信息存儲方式：直接連接存儲(DAS)、網絡連接存儲(NAS)和專用存儲區域網(SAN)。最簡單的直接連接存儲是通過小型計算機系統接口(SCSI)把磁盤驅動器直接連接到服務器上。網絡連接存儲是把存儲設備連接到局域網而存儲信息的傳輸需要通過局域網進行。SAN采用光纖信道技術，是連接服務器和存儲設備的專用網絡。
SERDES技術的應用從光纖通信發展到計算機通用I/O接口，其傳輸媒體也由光纖發展到銅線或背板。InfiniBand是一種采用電纜或背板作為傳輸媒體的高速串行接口，主要用于數據中心服務器和存儲設備之間的通信。RapidIO是一種面向嵌入式系統的總線結構，有并行和串行兩種規范，主要用于嵌入系統的處理器總線，局部I/O總線及背板。光互聯論壇(OIF)制訂了多種光纖通信芯片之間的接口標準，其中公共電氣接口(CEI)把背板通信速率提高到6G和11G的水平。作為計算機接口技術從并行向串行的標志性轉變，PCI Express將會取代PCI和PCI-X而成為外圍設備(網絡、存儲和視頻)的通用高速接口標準。在此轉變過程中，提供向下兼容的 “橋接器件”會率先推向市場，隨后是完全基于PCI Express的外圍設備板卡。與此同時，PCI Express的應用也向通信領域拓展，基于PCI Express架構的“先進交換”就是面向通信而提出的。PCI工業計算機制造商協會(PICMG)正在制訂一系列稱之為先進電信計算架構(AdvancedTCA)的規范，包括對背板、電源、散熱、機械和系統管理等方面的要求，旨在為下一代電信設備提供標準化的通用平臺。
|
66821730(技術支持)
