|
|
| <!--插入廣告JS代碼--> |
3： 直接尋址：
對指令編碼時，低7位用于地址；結合數據指針DP和堆棧指針SP可以確定存儲地址。在C5402中，用一個數據頁寄存器（DP）來指定正在使用的存儲區。在任何時候，在512個可選頁的任意一頁上，有128個存儲單元可以用來做直接尋址。這128個存儲單元只需要7位來尋址，這就使單周期操作成為可能。 由于DP 是可編程寄存器，因此在整個存儲映射區內，一次有128個地址可以被訪問。在直接尋址中，指令的低7比特是數據存儲器地址（dma），Dma是相對于DP所指的地址頁，或SP 所指的地址的偏移量（1-127）。特別地CPL=0，dma是相對于DP的偏移。DP將數據存儲器分為512頁（0-511），每一頁有128字，實際的地址由DP和dma結合而成。
4.： 間接尋址：
間接尋址對于訪問在存儲區內的表，數組或其它有序集合來說是一種高效的，功能極強的方式。間接尋址的指令不是在指令中表達，而是位于輔助寄存器AR中。AR的使用具有不少優點。首先，AR是16位的寄存器，這樣無需借助于數據頁寄存器便可以定位整個數據存儲映射區的任意單元。另外，在讀過操作數后，AR可自動增加或減少，這就為以后的操作有指定了一個新的起點。這個特點使循環操作可更快速，更容易執行。
在直接用*ARX1=*ARX2指令時，要使用同樣掛在總線上的兩個ARX。
5：存儲映象寄存器尋址：
由于MMR（存儲映象寄存器）是數據存儲區的一部分，因此能夠用訪問其它數據存儲區，相同的訪問方法，借助直接或間接尋址，對它們寫或讀。還存在另外一種訪問MMR的方法，稱為存儲-映射尋址。由于MMR都位于0頁面，MMR尋址指令僅對第0頁操作，因此若用直接尋址，將忽略（并不改變）DP 的值。若用間接尋址，則僅用當前AR的低7位即可。
6.：堆棧尋址：
從系統堆棧中增加和刪除元素。在執行直接，間接，存儲器映象寄存器的尋址指令時，數據地址發生邏輯（DAGEN）計算數據存儲區操作數的地址。
7： 累加器尋址：
累加器尋址將累加器作為地址來使用（通常是低16位）。這種尋址方式是將程序存儲器作為數據來尋址。
有兩種指令使用這種模式尋址：READA Smem和WRITA Smem。
V． 流水線操作：
一條指令的流水結構由執行指令的一系列順序操作組成。C5402具有6級深度流水線：預取指，解碼，訪問，讀寫，執行。每一級均有一個獨立的操作發生。由于這些操作都是獨立的，在任一給定的周期中都可能有6指令處于激活狀態，每條指令處于執行的不同階段。
典型情況下，流水線被一系列的指令集填充，每一條指令處于6個階段中的一個。當程序計數器PC發生不連續的情況時，比如分支，調用，返回等等，一個或更多的流水線的階段暫時不被使用。
對于較高階段的設計者，要考慮流水線中的沖突和時延，靠插入一定的NOP指令來解決。在C6000的開發過程中，采用新的線性匯編指令集可以不用考慮流水線的競爭。
VI． C5402的片內外設及HPI端口：
1．可編程段轉換邏輯
可編程段轉換邏輯能夠在跨段訪問程序或數據存儲器是自動插入一個周期。當訪問從程序存儲區跨越到數據存儲區時也要插入一個周期。這個多余的周期通過允許存儲設備在它們的設備驅動總線之前釋放,來解決總線的沖突。段轉換中的段的大小由段轉換控制寄存器（BSCR）來決定。
2．主機端口界面（HPI）
HPI是主機與C5402進行數據交換的8-bit并行數據口。該接口在C5402芯片上，內部有HPI數據寄存器，控制寄存器。HPI是用8-bit的數據線傳輸16-bit的數據，可通過設置控制寄存器的相關位控制高8位(signifiecant)和低8位的傳輸。HPI有兩種工作方式：一種是主機獨占模式（HOM）；另一種是主機和C5402共享模式（SAM）。SAM是通用的方式，二者都可訪問HPI數據存儲器。在二者產生沖突時，主機有較高的優先權，而5402插入一個等周期。HPI傳輸數據率是每5個CLKOUT周期傳輸1byte。C5402的HPI是改良的增強型。
3．硬件時鐘
C5402具有一個有4路的16位的時間發生電路。在每一個CLKOUT周期，定時器計數器減1。每當計數器減至0，定時器中斷產生了。定時器可以被中止，重起，復位，或者置為失效，這些都取決于具體的狀態位。時鐘發生器由一個外部的振蕩器和一個鎖相環（PLL）電路組成。時鐘發生器可以被一個用內部振蕩器的鉆石共鳴器來內部驅動，也可以用時鐘源來外部驅動。PLL電路可以通過將時鐘源與具體的因數相乘來產生一個內部CPU時鐘，體現在DSK上是運算速度可通過dip選擇5/10/40/100MIPS。
4．串行口
C5402支持兩個多通道緩沖串行口，用自動緩沖單元增強并用完全的CLKOUT速率計時的同步的串行口。它完全雙向及雙緩沖以提供靈活的數據流長度。自動緩沖單元支持高速傳輸，減少了中斷服務的耗費。引腳FSX和FSR上的幀同步脈沖分別初始化標準串行口的發送和接收操作。串行口通過3個存儲器映象寄存器（SPC、DXR、DRR）和兩個其它寄存器（RSR、XSR）進行操作。
5．中斷：C5402的中斷分為硬件中斷和軟件中斷兩種：
1） 軟件中斷：需要程序指令（INTR，TRAP，或RESET）：
2） 硬件中斷：需要物理器件發出外部請求，分為兩種情況：
· 外部中斷端口引發外部中斷。
· 芯片內外圍設備信號引發外部中斷。
當不同硬件中斷同時引發時，按其優先級先后響應。
VII． IEEE標準 1149。1 檢測邏輯；
IEEE標準 1149.1 檢測邏輯電路僅用于模擬和檢測目的。該邏輯為界面器件提供邊界檢查。同時，它也可以象執行器件內的操作一樣用于檢測管腳的連續性。IEEE標準1149.1檢測邏輯區別于訪問所有片內資源的內部邏輯檢測電路，通過JTAG接口提供于XDS50X EVM板的連接。
66821730(技術支持)
